首页
15问答网
>
一个fpga中pll的问题
一个fpga中pll的问题
2025-05-17 03:00:58
推荐回答（1个）
回答1：
时钟都要从专用时钟管脚输入，不要用普通IO口，否则时序报警。而且在调用像PLL核时，更加要求从专用管脚输入。
如果不是，像一般的设计（比较低速点的），可以从IO口输入，这种是对时序要求不高的情况。
相关问答
最新问答
我今天从威海北站下车。 坐哪路车可以到117路站点。越近越好
WiFi伴侣手机卡入网首次充值话费50元，赠送50元话费啥时间到账？
求故梦 双笙翻唱版~谢啦~
中山市格林兴照明有限公司怎么样？
Today we can see that many people are cutting down the trees in th forests.
你认为小学三年级的学生暑假应该做点什么？
谁有92素材网的VIP账号，帮我下载一个素材，高分奉上！
魔兽世界现在怎么可以一个帐号可以同时玩部落和联盟
停在小区的车突然没了，为什么租的就不能报案?
大家觉得九牧的龙头怎么样
