首页
15问答网
>
用verilog写的程序，有两个模块，输出都连接到一个ram的输入端。这样会不会综合过不去，报多源呢
用verilog写的程序，有两个模块，输出都连接到一个ram的输入端。这样会不会综合过不去，报多源呢
2025-05-15 13:21:21
推荐回答（1个）
回答1：
直连肯定不行，需要自己写仲裁模块
相关问答
最新问答
作文课余生活100字怎么写
武汉太平洋新海景酒店在哪里？
农历1985年2月初六零晨11点
宁波锦洲食品实业有限公司怎么样？
2016.9.13广东中山古镇砍人事件
脱发真能治好吗？治疗脱发最简单的方法拜托各位了 3Q
富城(北京)停车管理有限公司怎么样？
台州金派文具有限公司怎么样？
有没有免费的车辆违章查询api?
梦幻西游8月份售卡积分神兽抽奖几号公布？
