用verilog HDL语言，设计一个同步复位同步使能的16进制减法计数器。