首页
15问答网
>
一个fpga中pll的问题
一个fpga中pll的问题
2025-05-17 03:00:58
推荐回答（1个）
回答1：
时钟都要从专用时钟管脚输入，不要用普通IO口，否则时序报警。而且在调用像PLL核时，更加要求从专用管脚输入。
如果不是，像一般的设计（比较低速点的），可以从IO口输入，这种是对时序要求不高的情况。
相关问答
最新问答
怎么识别电信红米的真假？
上海探美机械有限公司怎么样？
北京银信达投资有限公司怎么样？
柳州市图书馆的服务指南
民诉对判决的上诉案件,应在立案之日起3个月内审结,特殊情况由本院院长批准延长,可延长多久?
微管可视和超导可视无痛人流哪个更好？
我的QQ秘密已经被人登录过，我想修改但我又忘记了QQ问题验证，我该怎么办拜托各位了 3Q
锡林郭勒盟德利园商贸有限公司怎么样？
魅蓝note卡1怎么安装sim卡
西安哪里有买SUV行李箱遮物帘的。？
